Docket No.: 60188-591 PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Takashi SUMIKAWA

Serial No.:

Group Art Unit:

Filed: July 28, 2003

Examiner:

For:

METHOD FOR PREDICTING PERFORMANCE OF INTEGRATED CIRCUIT AND METHOD

FOR DESIGNING THE CIRCUIT

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-001829, filed January 8, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mcw Facsimile: (202) 756-8087

Date: July 28, 2003

60188-591 日本国特許庁T. SUMIKAWA JAPAN PATENT OFFICE JULY 28, 2003. McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月 8日

出 願 番 号

Application Number:

特願2003-001829

[ ST.10/C ]:

[JP2003-001829]

出 願 人
Applicant(s):

松下電器産業株式会社

2003年 4月25日

特 許 庁 長 官 Commissioner, Japan Patent Office



# 特2003-001829

【書類名】 特許願

【整理番号】 2926430265

【提出日】 平成15年 1月 8日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/82

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 隅川 敬

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【選任した代理人】

【識別番号】 100117581

【弁理士】

【氏名又は名称】 二宮 克也

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄

【選任した代理人】

【識別番号】 100121500

【弁理士】

【氏名又は名称】 後藤 髙志

【選任した代理人】

【識別番号】 100121728

【弁理士】

【氏名又は名称】 井関 勝守

# 特2003-001829

# 【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0217869

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 集積回路の性能予測方法及び設計方法

【特許請求の範囲】

【請求項1】 開発初期段階で集積回路の性能を予測する方法であって、

既存かつ同一世代のプロセスによる異種の第1及び第2の回路の性能をそれぞ れ求める第1のステップと、

前記第1及び第2の回路の間の性能相関係数を求める第2のステップと、

各々前記第1及び第2の回路と同種の回路でありかつ次世代プロセスによる第3及び第4の回路のうち、前記第3の回路の性能予測値又は性能目標値と、前記第2のステップで求めた性能相関係数とを用いて、前記第4の回路の性能を予測する第3のステップとを備えたことを特徴とする集積回路の性能予測方法。

【請求項2】 請求項1記載の集積回路の性能予測方法において、

前記第1の回路と同種の回路に関する既存プロセス世代間の性能トレンドから 前記第3の回路の性能を予測する第4のステップを更に備え、

前記第4のステップで求めた前記第3の回路の性能予測値を前記第3のステッ. プで用いることを特徴とする集積回路の性能予測方法。

【請求項3】 請求項1又は2に記載の集積回路の性能予測方法において、

前記第2のステップは、各々前記第1及び第2の回路と同種の回路である既存 異種回路間の性能相関係数のトレンドから前記第3及び第4の回路の間の性能相 関係数を予測する第5のステップを備え、

前記第5のステップで予測した性能相関係数を前記第3のステップで用いることを特徴とする集積回路の性能予測方法。

【請求項4】 開発初期段階で集積回路の性能を予測する方法であって、

既存かつ複数世代のプロセスによる旧回路の性能をそれぞれ求める第1のステップと、

前記旧回路と同種の回路でありかつ次世代プロセスによる新回路の性能を前記 旧回路に関する既存プロセス世代間の性能トレンドから予測する第2のステップ とを備えたことを特徴とする集積回路の性能予測方法。

【請求項5】 請求項1~4のいずれか1項に記載の集積回路の性能予測方

法において、

回路性能として、前記各回路の遅延時間、消費電力、チップ面積のうち少なく とも1つを用いることを特徴とする集積回路の性能予測方法。

【請求項6】 請求項1~5のいずれか1項に記載の集積回路の性能予測方法において、

全部又は一部の既存回路の性能をシミュレーション、モデル式、TCAD(Te chnology Computer Aided Design) のうちのいずれかにより求めることを特徴とする集積回路の性能予測方法。

【請求項7】 請求項1~5のいずれか1項に記載の集積回路の性能予測方法において、

全部又は一部の既存回路の性能を実測により求めることを特徴とする集積回路 の性能予測方法。

【請求項8】 請求項1~7のいずれか1項に記載の集積回路の性能予測方法の結果から次世代プロセスの回路ライブラリを生成するステップと、

前記生成した回路ライブラリをもとに次世代プロセスを用いた回路設計を行う ステップとを備えたことを特徴とする集積回路の設計方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、新たに開発する集積回路の性能を開発初期段階で予測するための性能予測方法及び当該集積回路の設計方法に関するものである。

[0002]

【従来の技術】

近年、微細・大規模・高機能化の進む集積回路や、それから構成されるシステムがあるが、これらの設計と製造プロセス双方の境界分野に属する開発過程の1つとして性能予測技術がある。例えば、設計技術者がプロセス仕様案から初期の開発段階において回路性能を予測したり、製造プロセス技術者が必要な回路性能を満足する製造プロセス条件を予測したりすることである。性能予測技術は、設計と製造プロセス両者の最適な条件の組み合わせを探す目的で、又は性能の達成

できる可能性を早い時点で明確にし、以て開発の方向性を明確にする目的で行われる。

[0003]

従来の性能予測技術は、ロジック回路を階層的にモデル式で表現し、互いに関連したモデル式群の入力変数に値を入力すると、モデル式に沿って計算が進み最後に性能の予測値が得られるというものである(特許文献1参照)。

[0004]

【特許文献1】

特開平10-284606号公報

[0005]

【発明が解決しようとする課題】

上記従来の性能予測技術では、設計や製造プロセスの各種条件をパラメータとして容易にモデル式で表現することができ、それらの各種性能へ与える効果を評価することができる。しかしながら、集積回路の各プロセス世代間では、相互のモデル式間の関連付けが困難であり、回路に依存する効果の表現に限界がある。また、各プロセス世代のモデル式をその都度構築していたのでは、高精度なモデル式を構築することができても膨大な工数を要する。

[0006]

本発明の目的は、既存のプロセス世代の性能パラメータ情報を用いて少ない工数で次世代回路の性能を予測し、これを回路設計に活用することにある。

[0007]

【課題を解決するための手段】

上記目的を達成するため、請求項1の発明は、開発初期段階で集積回路の性能を予測する方法において、既存かつ同一世代のプロセスによる異種の第1及び第2の回路の性能をそれぞれ求める第1のステップと、前記第1及び第2の回路の間の性能相関係数を求める第2のステップと、各々前記第1及び第2の回路と同種の回路でありかつ次世代プロセスによる第3及び第4の回路のうち、前記第3の回路の性能予測値又は性能目標値と、前記第2のステップで求めた性能相関係数とを用いて、前記第4の回路の性能を予測する第3のステップとを備えること

としたものである。

[0008]

また、請求項2の発明に係る集積回路の性能予測方法は、前記第1の回路と同種の回路に関する既存プロセス世代間の性能トレンドから前記第3の回路の性能を予測する第4のステップを更に備え、前記第4のステップで求めた前記第3の回路の性能予測値を前記第3のステップで用いることとしたものである。

[0009]

また、請求項3の発明に係る集積回路の性能予測方法では、前記第2のステップは、各々前記第1及び第2の回路と同種の回路である既存異種回路間の性能相関係数のトレンドから前記第3及び第4の回路の間の性能相関係数を予測する第5のステップを備え、前記第5のステップで予測した性能相関係数を前記第3のステップで用いることとしたものである。

[0010]

請求項4の発明は、開発初期段階で集積回路の性能を予測する方法において、 既存かつ複数世代のプロセスによる旧回路の性能をそれぞれ求める第1のステップと、前記旧回路と同種の回路でありかつ次世代プロセスによる新回路の性能を 前記旧回路に関する既存プロセス世代間の性能トレンドから予測する第2のステップとを備えることとしたものである。

[0011]

また、請求項5の発明に係る集積回路の性能予測方法は、回路性能として、前 記各回路の遅延時間、消費電力、チップ面積のうち少なくとも1つを用いること としたものである。

[0012]

また、請求項6の発明に係る集積回路の性能予測方法は、全部又は一部の既存 回路の性能をシミュレーション、モデル式、TCAD (Technology Computer Ai ded Design) のうちのいずれかにより求めることとしたものである。

[0013]

また、請求項7の発明に係る集積回路の性能予測方法は、全部又は一部の既存 回路の性能を実測により求めることとしたものである。 [0014]

請求項8の発明に係る集積回路の設計方法は、上記本発明に係る集積回路の性能予測方法の結果から次世代プロセスの回路ライブラリを生成するステップと、前記生成した回路ライブラリをもとに次世代プロセスを用いた回路設計を行うステップとを備えることとしたものである。

[0015]

【発明の実施の形態】

以下、本発明の実施形態について図面を参照しながら説明する。

[0016]

図1は、本発明に係る集積回路の性能予測方法及び設計方法の具体例を示している。図1において、ステップST101では、次世代プロセスを用いて設計したい回路とほぼ同じ要素によって構成される既存回路のレイアウト情報を準備する。準備する回路A~Xはそれぞれ異なる回路である。例えば、回路Aがインバータ、回路Bが2入力NANDゲート、回路Cが2入力NORゲート、回路XがMPU中のクリティカルパスの場合や、回路AがMCU中のクリティカルパス、回路BがDSP中のデータパスにおけるクリティカルパス、回路CがDSP中のSRAMのクリティカルパス、回路Xがインバータの場合などである。なお、回路数はいくつあってもよく、必要に応じて変更することができる。

[0017]

ステップST102では、上記回路群のネットリストを抽出し、必要なパラメータから、ステップST103で回路シミュレーション、モデル式、TCADのうちのいずれかを用いて、ステップST104で遅延時間を、ステップST105で消費電力を、ステップST106でチップ面積をそれぞれ求める。これら回路の遅延時間、消費電力及びチップ面積は、集積回路の性能予測の最も重要な要素である。回路シミュレーションとしてはAvant! Star-Hspice、Silvaco SmartSpiceなどが、モデル式としては前掲の特許文献1の技術や、BACPAC(Berkerley Advanced Chip Performance Calculator)、GTX(The GSRC Technology Extrapolation System)などが、TCADとしてはSelete Shampなどがそれぞ、れ利用可能である。

[0018]

ステップST107では、遅延時間、消費電力及びチップ面積それぞれの値を プロセス世代毎にまとめて、性能パラメータ値を記憶装置に格納する。

[0019]

ステップST108では、上記回路群の性能パラメータ値に基づいて回路性能の相関関係を求める。例えば回路Aの性能と回路Bの性能とに基づいて、遅延時間、消費電力、チップ面積の相関関係を求め、ステップST109で相関関係を記憶装置に格納する。図2に示すように、回路性能を任意に組み合わせて相関関係を定義すればよい。例えば、回路Aの遅延時間と回路Bの遅延時間、回路Aの遅延時間と回路Bの消費電力、回路Aのチップ面積と回路Bの遅延時間というように性能パラメータ間で組み合わせることができる。

[0020]

図3を用いて、ステップST108で求められる回路性能の相関関係に関する具体例を説明する。ここでは、回路A及び回路AAがインバータであり、回路B及び回路BBが2入力NANDゲートであって、それらの遅延時間の相関関係を考えるものとする。図3において、11及び12は前々世代プロセスによるインバータ及び2入力NANDゲート、12及び22は前世代プロセスによるインバータ及び2入力NANDゲート、13及び23は現世代プロセスによるインバータ及び2入力NANDゲート、31及び41は次世代プロセスによるインバータ及び2入力NANDゲート、31及び41は次世代プロセスによるインバータ及び2入力NANDゲートである。ここで、同一プロセス世代における異種回路間の性能相関係数 $\rho$ 1 [前々世代]、 $\rho$ 2 [前世代]、 $\rho$ 3 [現世代]、 $\rho$  [次世代] を、

- ρ1=(回路21の遅延時間)/(回路11の遅延時間)
- ρ2=(回路22の遅延時間)/(回路12の遅延時間)
- ρ3=(回路23の遅延時間)/(回路13の遅延時間)
- ρ = (回路41の遅延時間) / (回路31の遅延時間)

とする。更に、同種回路における異なるプロセス世代間の性能相関係数  $\mu$  1 [前々世代:前世代]、 $\mu$  2 [前世代:現世代]、 $\mu$  [現世代:次世代] を、

μ1=(回路12の遅延時間)/(回路11の遅延時間)

μ2=(回路13の遅延時間)/(回路12の遅延時間)

μ = (回路31の遅延時間) / (回路13の遅延時間)

とする。これらのうち、 $\rho$  1、 $\rho$  2、 $\rho$  3、 $\mu$  1、 $\mu$  2が、ステップST108 で求められてステップST109で記憶装置に格納される。 $\rho$  及び $\mu$  は予測の対象である。

[0021]

ステップST110では、ステップST109で格納した既知のプロセス世代間の性能相関係数(図3中の $\mu$ 1、 $\mu$ 2に相当する)を判別して、未知の性能相関係数 $\mu$ を予測する。図4のようにプロセス世代間の性能相関係数がほぼ一定である場合には、それらの性能相関係数の平均値を $\mu$ とする。図5のようにプロセス世代間の性能相関係数が単調に増加又は減少している場合には、近似曲線を導出し、この近似曲線から $\mu$ を予測する。図6のようにプロセス世代間の性能相関係数がばらついている場合には、それらの性能相関係数の平均値を $\mu$ とすればよい。同様にして、ステップST109で格納した既知の異種回路間の性能相関係数(図3中の $\mu$ 1、 $\mu$ 2、 $\mu$ 3に相当する)から未知の性能相関係数 $\mu$ 6を予測する。

[0022]

ステップST111では、次世代回路性能を予測する。図3の例では、ステップST110で予測したプロセス世代間の性能相関係数μを用いて、

(回路31の遅延時間) = (回路13の遅延時間) × μ により、まず次世代回路AAの性能を予測する。更に、ステップST110で予測した異種回路間の性能相関係数ρを用いて、

(回路41の遅延時間) = (回路31の遅延時間) × ρ により、次世代回路BBの性能を予測する。

[0023]

他の回路C~Xに対応する次世代回路についても、その性能を同様にして予測することができる。

[0024]

ステップST112では、ステップST111で予測された次世代回路性能に

基づいて、既存プロセスのライブラリを用いて次世代プロセスの回路ライブラリを生成する。例えば、前プロセスのライブラリ中の寄生容量値に性能相関係数をかけて、新たに次世代プロセスの回路ライブラリ、例えば遅延ライブラリ、消費電力ライブラリなどを生成することができ、これを論理シミュレーションに用いることができる。

[0025]

ステップST113では、ステップST112の回路ライブラリをもとに次世 代プロセスを用いた回路設計を行う。

[0026]

以上説明してきた集積回路の性能予測方法及び設計方法によれば、既存のプロセスによる回路性能情報だけで次世代回路性能を予測することができる。しかも、異種回路間の性能相関係数のトレンドを利用しているので、性能相関係数のの予測結果について高い精度が得られる。

[0027]

なお、図4~図6のようなプロセス世代間の性能相関係数のトレンドが得られない場合には、次世代回路AAの性能目標値を予め設定したうえ、異種回路間の性能相関係数 $\rho$ を用いて次世代回路BBの性能を予測すればよい。また、異種回路間の性能相関係数がプロセス世代によらずほぼ一定であることが予め分かっている場合には、 $\rho$ 1、 $\rho$ 2、 $\rho$ 3のうちのいずれかを $\rho$ として採用し、この $\rho$ を用いて次世代回路BBの性能を予測すればよい。

[0028]

図7は、本発明に係る集積回路の性能予測方法及び設計方法の他の具体例を示している。図7において、ステップST201~ST207は図1中のステップST101~ST107と同等である。ステップST208では、ステップST207で格納した性能パラメータから次世代回路性能を予測する。図8はその予測方法を示したものであって、プロセス世代間の回路性能トレンドから次世代の回路性能パラメータを予測するのである。図8のように、近似曲線又は近似直線から次世代回路性能パラメータを予測することができる。

[0029]

ステップST209では、ステップST208で予測された次世代回路性能に基づいて、既存プロセスのライブラリを用いて次世代プロセスの回路ライブラリを生成する。例えば、前プロセスのライブラリ中の寄生容量値にシュリンク分の係数をかけて、新たに次世代プロセスの回路ライブラリ、例えば遅延ライブラリ、消費電力ライブラリなどを生成することができ、これを論理シミュレーションに用いることができる。次のステップST210では、ステップST209の回路ライブラリをもとに次世代プロセスを用いた回路設計を行う。

[0030]

図7の性能予測方法及び設計方法によれば、図1の場合と異なり、既存のプロセスの回路性能トレンドから直接に次世代回路の性能予測を行うので、短時間で性能予測を行うことができる。

[0031]

なお、図1及び図7の性能予測方法及び設計方法において、回路A~Xのうちの全部又は一部について実際のウエハ又は実装後チップを準備し、実測により回路の遅延時間、消費電力及びチップ面積それぞれの値を求め、これらの値を次世代回路性能予測に利用するようにしてもよい。

[0032]

以上、回路の性能として遅延時間、消費電力、チップ面積を予測する方法について説明したが、本発明における性能予測はこれらに限定されるものではない。 例えば、回路の歩留まりを評価することも可能である。

[0033]

【発明の効果】

以上説明してきたとおり、本発明によれば、既存の回路を利用して次世代回路 性能を予測するようにしたので、少ない工数で、新たに次世代プロセスの回路を 設計初期段階に検討することができる。

#### 【図面の簡単な説明】

【図1】

本発明に係る集積回路の性能予測方法及び設計方法の具体例を示すフローチャート図である。

### 【図2】

図1の性能予測方法で利用される回路性能の相関関係の定義を説明するための図である。

### 【図3】

図1の性能予測方法で利用される回路性能の相関関係の具体例を示す図である

## 【図4】

図1の性能予測方法においてプロセス世代間の性能相関係数がほぼ一定である 場合の次世代回路性能予測の例を示す図である。

# 【図5】

図1の性能予測方法においてプロセス世代間の性能相関係数が単調に増加又は減少する場合の次世代回路性能予測の例を示す図である。

#### 【図6】

図1の性能予測方法においてプロセス世代間の性能相関係数がばらつく場合の 次世代回路性能予測の例を示す図である。

### 【図7】


本発明に係る集積回路の性能予測方法及び設計方法の他の具体例を示すフローチャート図である。

## 【図8】


図7の性能予測方法による次世代回路性能予測の例を示す図である。

#### 【符号の説明】


- 11,12,13 現世代以前のプロセスによるインバータ
- 21, 22, 23 現世代以前のプロセスによる2入力NANDゲート
- 31 次世代プロセスによるインバータ
- 41 次世代プロセスによる2入力NANDゲート





【図2】




【図3】











【図7】







### 特2003-001829

【書類名】 要約書

【要約】

【課題】 次世代プロセスによる集積回路の性能を少ない工数で予測する。

【解決手段】 同種回路におけるプロセス世代間の性能相関係数のトレンド ( $\mu$ 1,  $\mu$ 2) から現世代と次世代との間の回路性能相関係数  $\mu$ 6 を予測するとともに、同一プロセス世代における異種回路間の性能相関係数のトレンド ( $\mu$ 1,  $\mu$ 2) から次世代プロセスによる異種回路間の性能相関係数  $\mu$ 6 を予測し、回路 Aの既知の性能をもとに、相関係数  $\mu$ 7 を用いて次世代回路 AA及びBBの性能を予測する。

【選択図】 図3

# 出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社